ViewVC Help
View File | Revision Log | Show Annotations | Revision Graph | Root Listing
root/cebix/BasiliskII/src/uae_cpu/fpp.cpp
(Generate patch)

Comparing BasiliskII/src/uae_cpu/fpp.cpp (file contents):
Revision 1.5 by cebix, 1999-10-28T15:33:18Z vs.
Revision 1.7 by cebix, 1999-11-03T10:56:38Z

# Line 872 | Line 872 | static __inline__ int put_fp_value (doub
872    int mode;
873    int reg;
874    uae_u32 ad;
875 <  static int sz1[8] =
876 <  {4, 4, 12, 12, 2, 8, 1, 0};
877 <  static int sz2[8] =
878 <  {4, 4, 12, 12, 2, 8, 2, 0};
875 >  static int sz1[8] = {4, 4, 12, 12, 2, 8, 1, 0};
876 >  static int sz2[8] = {4, 4, 12, 12, 2, 8, 2, 0};
877  
878          // D(bug("put_fp_value(%.04f,%X,%X)\r\n",(float)value,(int)opcode,(int)extra));
879  
# Line 2073 | Line 2071 | void fpp_opp(uae_u32 opcode, uae_u16 ext
2071                                  break;
2072                          case 0x23:              /* FMUL */
2073                                  D(bug("FMUL %.04f\r\n",(float)src));
2074 + #if HAVE_IEEE_DOUBLE
2075                                  GET_DEST_FLAGS((uae_u32 *)&regs.fp[reg]);
2076                                  GET_SOURCE_FLAGS((uae_u32 *)&src);
2077                                  if(fl_dest.in_range && fl_source.in_range) {
# Line 2099 | Line 2098 | void fpp_opp(uae_u32 opcode, uae_u16 ext
2098                                                  MAKE_INF_POSITIVE((uae_u32 *)&regs.fp[reg]);
2099                                          }
2100                                  }
2101 + #else
2102 +                                D(bug("FMUL %.04f\r\n",(float)src));
2103 +                                regs.fp[reg] *= src;
2104 + #endif
2105                                  MAKE_FPSR(regs.fpsr,regs.fp[reg]);
2106                                  break;
2107                          case 0x24:              /* FSGLDIV */

Diff Legend

– Removed lines
+ Added lines
< Changed lines
> Changed lines